Автоматизация вокруг HDL
Ландшафт инструментов сборки, автоматизации и менеджмента HDL проектов очень неравномерный. Причем большая его часть скрыта "под землёй" во внутренних репозиториях компаний, где инструменты и скрипты разрабатываются с нуля внутри под конкретные нужды, боли и инфраструктуру компании.
Ниже я попробовал собрать в кучу то, что можно найти в открытом доступе. Классификацию тут проводить непросто, т.к. какие-то проекты пытаются быть всем, какие-то решить лишь один аспект, какие-то нацелены на FPGA, иные не имеют таких ограничений, и т.д.
Тем не менее, хотелось бы попробовать провести сравнительный анализ в будущем, поэтому если вдруг у вас есть опыт использования чего-либо ниже (или может чего-то, что я забыл), то поделитесь болью или успехом в комментах.
▫️orbit: Package manager and build tool for HDLs [Rust]
▫️bender: A dependency management tool for hardware projects [Rust]
▫️FuseSoC: Package manager and build abstraction tool for FPGA/ASIC development [Python]
▫️Edalize: An abstraction library for interfacing EDA tools [Python]
▫️Hdlmake: Tool for generating multi-purpose makefiles for FPGA projects [Python]
▫️Hog: Hog (HDL-on-git) is a set of Tcl/Shell scripts plus a suitable methodology to handle HDL designs in a git repository [Tcl, Shell]
▫️SiliconCompiler: Modular hardware build system [Python]
▫️Blockwork: An opinionated build environment for EDA projects [Python]
▫️HBS: Build system for hardware description projects, which was created out of frustration with all existing build systems for hardware description [Tcl]
▫️DUH: Suite of tools for packaging reusable hardware components and designs [JavaScript]
▫️Xeda: Cross-platform, cross-EDA, cross-target simulation and synthesis automation platform [Python]
▫️EDA²: Conceptual model for characterising the abstraction layers in Electronic Design Automation projects based on Hardware Description Languages [Python]
▫️LiteX:The LiteX framework provides a convenient and efficient infrastructure to create FPGA Cores/SoCs, to explore various digital design architectures and create full FPGA based systems [Python]
▫️DVSim: An industry-grade EDA tool flow manager / build and run system that strives to achieve a bug-free Silicon [Python]
▫️Hammer: Hammer is a physical design framework that wraps around vendor specific technologies and tools to provide a single API to create ASICs [Python]
#tool
@positiveslack
Ландшафт инструментов сборки, автоматизации и менеджмента HDL проектов очень неравномерный. Причем большая его часть скрыта "под землёй" во внутренних репозиториях компаний, где инструменты и скрипты разрабатываются с нуля внутри под конкретные нужды, боли и инфраструктуру компании.
Ниже я попробовал собрать в кучу то, что можно найти в открытом доступе. Классификацию тут проводить непросто, т.к. какие-то проекты пытаются быть всем, какие-то решить лишь один аспект, какие-то нацелены на FPGA, иные не имеют таких ограничений, и т.д.
Тем не менее, хотелось бы попробовать провести сравнительный анализ в будущем, поэтому если вдруг у вас есть опыт использования чего-либо ниже (или может чего-то, что я забыл), то поделитесь болью или успехом в комментах.
▫️orbit: Package manager and build tool for HDLs [Rust]
▫️bender: A dependency management tool for hardware projects [Rust]
▫️FuseSoC: Package manager and build abstraction tool for FPGA/ASIC development [Python]
▫️Edalize: An abstraction library for interfacing EDA tools [Python]
▫️Hdlmake: Tool for generating multi-purpose makefiles for FPGA projects [Python]
▫️Hog: Hog (HDL-on-git) is a set of Tcl/Shell scripts plus a suitable methodology to handle HDL designs in a git repository [Tcl, Shell]
▫️SiliconCompiler: Modular hardware build system [Python]
▫️Blockwork: An opinionated build environment for EDA projects [Python]
▫️HBS: Build system for hardware description projects, which was created out of frustration with all existing build systems for hardware description [Tcl]
▫️DUH: Suite of tools for packaging reusable hardware components and designs [JavaScript]
▫️Xeda: Cross-platform, cross-EDA, cross-target simulation and synthesis automation platform [Python]
▫️EDA²: Conceptual model for characterising the abstraction layers in Electronic Design Automation projects based on Hardware Description Languages [Python]
▫️LiteX:The LiteX framework provides a convenient and efficient infrastructure to create FPGA Cores/SoCs, to explore various digital design architectures and create full FPGA based systems [Python]
▫️DVSim: An industry-grade EDA tool flow manager / build and run system that strives to achieve a bug-free Silicon [Python]
▫️Hammer: Hammer is a physical design framework that wraps around vendor specific technologies and tools to provide a single API to create ASICs [Python]
#tool
@positiveslack