Building an Open-Source Verilog Simulator with AI: 580K Lines in 43 Days
Тут интересный инцидент пропустил. Затравка в статье из шапки. После её прочтения единственный вопрос это "WTF сейчас происходит?"🏥 И дальше интереснее будет.
Если идти по порядку, то в начале марта некто Thomas Dybdahl Ahle заявил в посте что обнимку с ClaudeCode и Codex он (его команда?) за 43 дня написал около 580к строк кода, в которых:
▫️circt-sim - симулятор SystemVerilog/UVM поверх CIRCT, выбивает 73% на тестсьюте sv-test (Verilator 94%, Icarus 80%) и способен симулировать UVM окружения
▫️circt-bmc/circt-lec - инструменты для формальных доказательств
▫️circt-mut - инструменты для мутационного тестирования
Проходят тесты, всё красиво, но главным минусом нового симулятора конечно же была производительность. Сим заявляется как что-то на 3-4 порядка более медленное чем competitor (предположительно xcelium).
Примерно после публикации этой статьи боты автора неожиданно сходят с ума, и начинают массово комментировать issue в оригинальном репо circt всякими мусорными dev коментами, о том что что-то пофикшено, переделано, нужно закрыть issue и т.д. Вероятно попутав оригинал репо с форком.
Мейнтейнерам это не понравилось, и они буквально за считанные дни приходят к решению, что автора нужно забанить и никакие PR и вклады от него не принимать, т.к. он жестко нарушает всё на свете. И лицензии (усмотрен реверс инженеринг Xcelium и бенчмаркинг против него), и правила разработки с ИИ, принятые в LLVM, в которых прямо говорится что весь код должен быть поревьювен и осмыслен человеками, и вообще за него надо нести ответсвенность (как и за своих агентов).
Ну и дальше в течение недели форк исчезает, посты в соцсетях чистятся, но сама запись в блоге остается.
Дальше уже сложно сказать насколько все заявления автора были правдивы или же были нейрослопом, и что это был за перформанс такой. Но если даже частично правда, то конечно мы в каком-то безумном таймлайне находимся🚬
#llm #circt
@positiveslack
Тут интересный инцидент пропустил. Затравка в статье из шапки. После её прочтения единственный вопрос это "WTF сейчас происходит?"🏥 И дальше интереснее будет.
Если идти по порядку, то в начале марта некто Thomas Dybdahl Ahle заявил в посте что обнимку с ClaudeCode и Codex он (его команда?) за 43 дня написал около 580к строк кода, в которых:
▫️circt-sim - симулятор SystemVerilog/UVM поверх CIRCT, выбивает 73% на тестсьюте sv-test (Verilator 94%, Icarus 80%) и способен симулировать UVM окружения
▫️circt-bmc/circt-lec - инструменты для формальных доказательств
▫️circt-mut - инструменты для мутационного тестирования
Проходят тесты, всё красиво, но главным минусом нового симулятора конечно же была производительность. Сим заявляется как что-то на 3-4 порядка более медленное чем competitor (предположительно xcelium).
Примерно после публикации этой статьи боты автора неожиданно сходят с ума, и начинают массово комментировать issue в оригинальном репо circt всякими мусорными dev коментами, о том что что-то пофикшено, переделано, нужно закрыть issue и т.д. Вероятно попутав оригинал репо с форком.
Мейнтейнерам это не понравилось, и они буквально за считанные дни приходят к решению, что автора нужно забанить и никакие PR и вклады от него не принимать, т.к. он жестко нарушает всё на свете. И лицензии (усмотрен реверс инженеринг Xcelium и бенчмаркинг против него), и правила разработки с ИИ, принятые в LLVM, в которых прямо говорится что весь код должен быть поревьювен и осмыслен человеками, и вообще за него надо нести ответсвенность (как и за своих агентов).
Ну и дальше в течение недели форк исчезает, посты в соцсетях чистятся, но сама запись в блоге остается.
Дальше уже сложно сказать насколько все заявления автора были правдивы или же были нейрослопом, и что это был за перформанс такой. Но если даже частично правда, то конечно мы в каком-то безумном таймлайне находимся🚬
#llm #circt
@positiveslack