Telegram channel "FSM :: FPGA-Systems Magazine" — @fpgasystems_fsm

FSM :: FPGA-Systems Magazine

22 Aug 2025, 12:23

Добрый день!

💙 На связи компания YADRO. 29 ноября совместно с сообществом FPGA-Systems мы планируем традиционную конференцию FPGA-Systems в Москве.

👍 В этом году мы расширили список тем и планируем заинтересовать всех, кто знаком с языками описания архитектуры:
• FPGA-разработчиков,
• RTL-инженеров,
• архитекторов,
• физ. дизайнеров,
• верификаторов.

Сейчас мы начинаем сбор докладов в программу конференции. Если вам есть что рассказать в рамках любой из перечисленных областей — заполните форму. Мы обязательно посмотрим все ответы, оставим обратную связь и, если нужно, поможем с докладом. Остались вопросы — пишите Владе Зуевой @VladaZueva ; v.zueva@yadro.com

💌 Очень ждем ваших заявок! Поделитесь с коллегами, кому может быть интересно. Спасибо!

Форма на подачу доклада FPGA25

Thanks a lot for your time 🙏

217 0 7 1

FSM :: FPGA-Systems Magazine

1 Jul 2025, 10:59

Forward from: FPGA-Systems Events

Товарищи камрады, как и я предполагал, но очень надеялся этого избежать, я опубликовал не все присланные статьи.

По этой причине в номере 4 уже имеется три статьи, так што работа над ним можно сказать начата. Уже откликнулись пара человек, готовых как-то помочь в его реализации, но свободные должности еще есть.

Есть чем поделиться? Тогда присылайте мне в личку ваши наработки @KeisN13

PS: после выхода номера присланная вами статья может может быть опубликована на любых любимых вами площадках: хабр, фпга системз и др.
Или до выхода, это остается на усмотрение авторов.

PS: информацию по четвертому номеру уже залил на страницу журнала: fpga-systems.ru/fsm

292 0 2 2 10

FSM :: FPGA-Systems Magazine

29 Jun 2025, 00:27

Forward from: FPGA-Systems Events

Ловите! только не сильно писайтесь от счастья 😄

https://fpga-systems.ru/fsm#state_2

===
Это третий номер народного FPGA / RTL / Verification журнала. Скачивается и распространяется бесплатно.
===
Я сильно выгорел при его создании, поэтому он вышел только сейчас. Приношу свои глубочайшие извинения и ОГРОМНЕЙШУЮ БЛАГОДАРНОСТЬ АВТОРАМ!

Moй 🔤🔤🔤🔤🔤🔤🔤🔤 🔤🔤🔤🔤🔤🔤🔤 авторам!
===

294 0 6 3 35

FSM :: FPGA-Systems Magazine

29 Jan 2025, 07:34

ЭТАП ПРОТОТИПИРОВАНИЯ В МАРШРУТЕ РАЗРАБОТКИ СНК. ЦЕЛЬ ЭТАПА, СОСТАВНЫЕ ЧАСТИ ЭТАПА И ИХ РЕАЛИЗАЦИЯ.

Фролова С.

В этой статье, исходя из аудитории сообщества FPGA-systems, хотелось бы обратить внимание на отличия в разработке проектов для FPGA и ASIC ( в русском переводе: ПЛИС и СнК – система-на-кристалле).

===

Скачать сверстанный вариант статьи

Будет опубликована в: FSM :: GAMMA (state_2)

2.3k 2 17 8

FSM :: FPGA-Systems Magazine

8 Oct 2024, 10:51

Автор: Аверченко А.П.

Тема: БЛОЧНО СХЕМНЫЕ ЭЛЕМЕНТЫ В DEEDS

Продолжаем изучать программный пакет Deeds (Digital Electronics Education and Design Suite) - комплекс для обучения и разработки цифровой электроники. Это свободно распространяемое программное обеспечение, для преподавания цифровой схемотехники. Программу можно свободно скачать с официального сайта www.digitalelectronicsdeeds.com .

Опубликована: FSM :: GAMMA (state_2)
===
@fpgasystems_fsm

542 0 2 2

FSM :: FPGA-Systems Magazine

8 Oct 2024, 10:27

Автор: Туровский Д.Н.

Тема: Заметки ПЛИСовода. Часть вторая.

В прошлых заметках мы рассмотрели некоторые типичные ошибки и недочёты. Было бы ошибочно полагать, что на этом они заканчиваются. Рассмотрим ещё некоторые часто встречающиеся ошибки:

⏺️ Отсутствие комментариев в коде.
⏺️ Некорректные констрейны или их отсутствие.
⏺️ Отсутствие пересинхронизации внешнего сигнала сброса.
⏺️ Проектирование без этапа RTL-симуляции модулей.
⏺️ Неиспользование внутренних средств отладки.

Разберёмся с каждым пунктом подробнее.

Опубликована: FSM :: GAMMA (state_2)
===
@fpgasystems_fsm

534 0 2 2

FSM :: FPGA-Systems Magazine

8 Oct 2024, 10:24

Товарищи, ждём ваши статьи и заметки для третьего номера народного FPGA / RTL / Verification журнала FPGA-Systems Magazine :: №GAMMA (state_2)

Статьи принимаются до 20 ноября 2024 - но лучше раньше, штобы я успел их сверстать.

Вся информация о журнале на его официальной страничке fpga-systems.ru/fsm

443 0 1 2 5

FSM :: FPGA-Systems Magazine

24 May 2024, 23:46

Автор: Графов М.В.

Тема: Отладочная плата ПИР СЦХ-254 «Карно»

Статья посвящена краткому обзору аппаратных средств отладочной платы разработчика «Карно» [1] на базе FPGA серии ECP5 от Lattice Semiconductor, отечественного производителя ООО «Фабмикро» [2]. Рассмотрен состав платы, некоторые схемотехнические особенности, описан, обнаруженный в ходе работы над статьей, схемотехнический недостаток. В конце статьи приведены краткие выводы по возможностям платы, возможные области применения, выявленные достоинства и недостатки, а также полезные ссылки для дальнейшей самостоятельной работы специалистов и начинающих, заинтересованных в использовании данной платы.

Опубликована: FSM :: BETA (state_1)
===
@fpgasystems_fsm

1k 0 2 3 5

FSM :: FPGA-Systems Magazine

24 May 2024, 15:18

Автор: Заостровных Андрей

Тема: Обзор отладочной платы ALINX AXU15EGB

Давненько ко мне в руки не попадалось ничего интересного, но ситуация поменялась 🙂. Попутным ветром принесло тут платку и я решил, мол, а почему бы мне не сделать на нее небольшой обзорчик. Отладочная плата с Zynq MPSoC от небезызвестной компании Alinx которая торгует всяким интересным на Aliexpress.

Давайте посмотрим вместе, что есть на этой плате и какие возможности предоставляет разработчикам данный отладочный набор.

Опубликована: FSM :: BETA (state_1)
===
@fpgasystems_fsm

867 0 0

FSM :: FPGA-Systems Magazine

24 May 2024, 14:31

Автор: Гнитеев Николай

Тема: Интерактивный HDL

В статье рассматривается подход к интерактивному вводу HDL кода и RTL симуляции.

Интерактивные оболочки позволяют в упрощённой форме вводить небольшие фрагменты кода и моментально исполнять его. Это очень удобно при изучении нового материала, проработке идей, да и просто при наборе кода, когда для небольшой кодовой конструкции писать тест может быть довольно накладно, а проверить, как она поведёт себя в определённых условиях, хочется сразу. На сегодняшний день автору статьи не удалось найти, как это можно было бы осуществлять для HDL кода, поэтому на основе уже распространённого решения был разработан свой подход, который рассмотрен в статье.

Опубликована: FSM :: BETA (state_1)
===
@fpgasystems_fsm

758 0 7 1 1

FSM :: FPGA-Systems Magazine

24 May 2024, 14:13

Авторы: Попов М.А., Романов А.Ю.

Тема: Versal... Как много в этом слове!

С момента анонса в 2019 еще компанией Xilinx, носившей тогда это имя без гордого префикса из трех букв, чипы Versal ACAP (Adaptive Compute Acceleration Platform) были малодоступны российским разработчикам — первые отладочные платы стоили десятки тысяч их американских долларов, а сложность разработки собственной платы под этот чип не отпугнула бы разве что Тони Старка.

Опубликована: FSM :: BETA (state_1)
===
@fpgasystems_fsm

571 0 1

FSM :: FPGA-Systems Magazine

21 May 2024, 12:18

Автор: Балакший Сергей

Тема: Шаблон проекта испытательного стенда с использованием Yosys, Verilator, Icarus Verilog

Работа представляет описание создания и использования шаблона проекта для дальнейшего моделирования на основе инструментов с открытым исходным кодом (FOSS/FLOSS), таких как Yosys, Icarus Verilog, Verilator.

Опубликована: FSM :: BETA (state_1)
===
@fpgasystems_fsm

599 0 1 2

FSM :: FPGA-Systems Magazine

20 May 2024, 08:07

Автор: Мангушев Александр Вячеславович

Тема: Подключение физического устройства, размещенного на ПЛИС в симулятор QEMU при помощи Ethernet

Современные системы на кристалле (SoC) стали включать в себя все больше аппаратных ускорителей (видеокодеки, модули шифрования, блоки для работы с нейросетями), которым требуется поддержка со стороны операционной системы.

Для успешного вывода чипа на рынок необходимо как можно раньше подключить всех членов команды разработки. Однако пока чип не изготовлен это становится проблематично. Для решения возникшей проблемы можно пойти несколькими способами.

Первый – разместить чип на ПЛИС и запустить на нем Linux. В таком случае мы получаем наиболее близкую к реальности платформу, однако есть ряд недостатков. Не все блоки, необходимые для работы системы можно разместить в ПЛИС, необходимо заменять их аналогами, что требует дополнительного времени. Также большинство промышленных дизайнов не удается вместить в одну ПЛИС, для чего потребуется разделение дизайна, что также негативно сказывается на времени.

Второй подход – запустить Linux на виртуальной машине и добавить туда необходимые блоки. Такой подход существенно лучше, но также не лишен недостатков. Не все устройства можно корректно сымитировать программно, например блоки, работающие с внешней периферией. Также может потребоваться более глубокое тестирование, касающееся аппаратной реализации. В таком случае можно связать виртуальную машину с потактовым симулятором с помощью DPI [1,2]. Однако блок может требовать внешней периферии, либо его симуляция может отнимать много времени.

Для решения указанных проблем было предложено следующее. Разместить тестируемый блок (блоки) в ПЛИС, и обеспечить с ними связь из виртуальной машины.

Опубликована: FSM :: BETA (state_1)

582 0 1 5

FSM :: FPGA-Systems Magazine

19 May 2024, 11:08

Автор: Харабадзе Д.Э.

Тема: “БЕГУЩИЕ ОГНИ” НА ATF22V10

Микросхема ATF22V10 фирмы «Microchip» [1,2] представляет собой программируемую логическую микросхему, содержащую 10 конфигурируемых выходных блоков и программируемую матрицу соединений. Эта микросхема является аналогом снятой с производства микросхемы GAL22V10 фирмы «Lattice semiconductor»[3].
Для демонстрации возможностей микросхемы было принято решение сделать устройство для создания эффекта «бегущих огней». В устройстве будет 8 светодиодов, которые будут загораться последовательно, создавая эффект «бегущего огонька». В качестве тактового генератора был использован RS-триггер с обратной связью, состоящей из двух резисторов и одного конденсатора. Причём RS-триггер был реализован на той же микросхеме.

Опубликована: FSM :: BETA (state_1)

555 0 0 1

FSM :: FPGA-Systems Magazine

19 May 2024, 10:02

Автор: Туровский Дмитрий Николаевич

Тема: Заметки ПЛИСовода

Согласно имеющемуся опыту и наблюдениям за проектами любителей и начинающих инженеров можно отметить наиболее общие и часто встречающиеся недочёты при создании проектов ПЛИС:
1. Неочевидные, «неговорящие» имена проектов.
2. Неполная первоначальная настройка проекта или её отсутствие.
3. Отсутствие организованного хранения файлов проектов.
4. Несовпадающие с электрической схемой имена сигналов TOP-модуля проекта.
5. Несоответствие настроек IO Standard сигналов проекта с электрической схемой.
Далее рассмотрим подробнее каждый из пунктов.

Опубликована: FSM :: BETA (state_1)
===
@fpgasystems_fsm

509 0 4 2

FSM :: FPGA-Systems Magazine

19 May 2024, 10:00

Автор: Кудинов Максим

Тема: Verilator как linter в Neovim

Verilator обычно используют для симуляции Verilog/SystemVerilog кода, но помимо этого существует опция –lint-only, которая только указывает на синтаксические ошибки, а при добавлении -Wall и некоторые стилистические.
Я предпочитаю вести всю разработку из терминала, редактируя код в Neovim и запуская различные инструменты через скрипты. Преимущество Neovim перед классическим Vim заключается в том, что конфигурацию можно писать на языке Lua, и поддержка Language Server Protocol уже встроена в редактор.
Language Server Protocol (LSP) - протокол между редактором и сторонним языковым сервером, который добавляет такие возможности, как автодополнение текста, переход к объявлению переменных, переименование.
В качестве LSP для Verilog/SystemVerilog я использую Verible, он предоставляет не только возможности языкового сервера, но еще форматирование и lint.
Но его lint не распознает многие моменты, например неиспользуемые сигналы или защелки в комбинационной логике. Verilator указывает на эти моменты, и еще на многое другое, так что его lint мы и будем ставить в дополнение к Verible.

Опубликована: FSM :: BETA (state_1)
===
@fpgasystems_fsm

867 1 9 3

FSM :: FPGA-Systems Magazine

19 May 2024, 09:58

Автор: Белоусов Олег

Тема: Buildroot это просто

Читая чат FPGA-Systems Embedded увидел достаточно много вопросов по использованию buildroot (далее просто BR). Но что удивило, так это ответы! Точней созданные и распространяемые мифы вокруг него. Основные: это неудобно, сложно поддерживать и развивать, долго разбираться. И вишенка на торте: “BR нужен только для сборки toolchain и rootfs. Ядро и загрузчик нужно собирать отдельно”. Я работаю с BR довольно давно (около 10 лет точно) и за это время накопил какой-то опыт, с которым и хочу поделиться. Все написанное не догма, но возможно кому-то это сможет помочь.

Опубликована: FSM :: BETA (state_1)
===
@fpgasystems_fsm

439 0 1 6

FSM :: FPGA-Systems Magazine

19 May 2024, 09:56

Автор: Гуров В.В.

Тема: Опенсорс для ПЛИС... и наоборот

Отладочные платы, вместо микроконтроллеров содержащие программируемые логические интегральные схемы - ПЛИС, или FPGA (Field-Programmable Gate Array), уже сегодня могут стать не менее популярными, чем платы Arduino. В значительной мере этому способствует наличие на рынке доступных плат китайского производства наряду с программными средствами разработки с открытым исходным кодом (Open Source Software - OSS).

Опубликована: FSM :: BETA (state_1)
===
@fpgasystems_fsm

430 0 1

FSM :: FPGA-Systems Magazine

19 May 2024, 09:53

Автор: Сергей Б.

Тема: Испытательный стенд с использованием YosysHQ MCY

Эта работа представляет небольшой обзор методологии мутационного тестирования, так как она описана на странице YosysHQ MCY. Также, во второй части этой работы я опишу использование этой методологии на примере разработки и мутационного тестирования тестового стенда для модуля расчёта суммы чисел натурального ряда.

Опубликована: FSM :: BETA (state_1)
===
@fpgasystems_fsm

442 0 1

FSM :: FPGA-Systems Magazine

19 May 2024, 09:51

Автор: Пузанов Николай

Тема: Быстрое вычисление медианы в целых числах

В задачах статистики и цифровой обработки сигналов нередко возникает потребность в вычислении медианы некоторого массива данных. Обычно нужно вычислить медиану от нескольких значений, что реализуется относительно просто и работает быстро. Но бывают случаи, когда массив содержит тысячи или десятки тысяч элементов, а машинного времени и ресурсов не очень много. В этом случае может помочь алгоритм binmedian со средней сложностью O(n), или его модификация binapprox, которая вычисляет приближенную медиану, но гарантированно за O(n).
В этой статье рассматривается рекурсивная реализация алгоритма binmedian, вычисляющая точное значение медианы для массива целых числах конечной разрядности. Алгоритм имеет сложность строго O(n).

Опубликована: FSM :: BETA (state_1)
===
@fpgasystems_fsm

410 0 0 2 5

Купить живой трафик

TGStat Bot

SearcheeBot

FSM :: FPGA-Systems Magazine

Channel's geo and language

Category

FSM :: FPGA-Systems Magazine

FSM :: FPGA-Systems Magazine

FSM :: FPGA-Systems Magazine

FSM :: FPGA-Systems Magazine

FSM :: FPGA-Systems Magazine

FSM :: FPGA-Systems Magazine

FSM :: FPGA-Systems Magazine

FSM :: FPGA-Systems Magazine

FSM :: FPGA-Systems Magazine

FSM :: FPGA-Systems Magazine

FSM :: FPGA-Systems Magazine

FSM :: FPGA-Systems Magazine

FSM :: FPGA-Systems Magazine

FSM :: FPGA-Systems Magazine

FSM :: FPGA-Systems Magazine

FSM :: FPGA-Systems Magazine

FSM :: FPGA-Systems Magazine

FSM :: FPGA-Systems Magazine

FSM :: FPGA-Systems Magazine

FSM :: FPGA-Systems Magazine

569

Site language

Купить живой трафик

TGStat Bot

SearcheeBot

FSM :: FPGA-Systems Magazine

Channel's geo and language

Category

569