Фильтр публикаций


FPGA Horizon issue 5.pdf
10.5Мб
Конференция FPGA Horizons в Лондоне от Адама Тейлора уже началась, а нам пока достается возможность почитать пятый выпуск его журнала. В номере:
- результаты опроса про зарплаты от редактора
про AMD HIL от Адама
- продолжение рассказов о PCB layout
- AMD представляет опенсорс Image Signal Processor
- о контейнеризации в EDA workflows
- AMD HLS и agentic AI на примере SHA-256

и под конец мелкие байки которые зашли редакторам


Фото 1 - 7000р, фото 2 - 1000 р, а больше разных вариантов в канале: @baraholka_Yoda


Репост из: FPGA-Systems YADRO
Программа готова, спикеры объявлены: встречаемся 14 ноября в Нижнем Новгороде! 🔥
Обновили лендинг события «Инженерные системы: RISC-V & FPGA» — теперь на сайте доступно полное расписание и список докладов.
Напомним, что в этот раз мы объединяем два трека на площадке ННГУ им. Н. И. Лобачевского:
🔹 1-я половина дня — VIII митап Альянса RISC-V
Глубокое погружение в симуляцию и моделирование: gem5, оценка производительности, архитектурные особенности и оптимизации.
🔹 2-я половина дня — Встреча сообщества FPGA Systems
Практика разработки, маршруты проектирования, оптимизация таймингов, аппаратные блоки и реальные индустриальные кейсы.
Заглядывайте на страницу события, чтобы изучить подробные тезисы выступлений и выбрать удобный формат — онлайн или офлайн.
💡 Важно при регистрации:
Вы можете зарегистрироваться как на один конкретный трек (только RISC-V или только FPGA), так и на оба сразу.
Количество мест в аудиториях ННГУ ограничено. Если планируете приехать лично, рекомендуем подать заявку прямо сейчас — подтверждения очного участия придут на почту ближе к дате.
👉 Изучить программу и зарегистрироваться


Привет!Мы двое школьников из Москвы (10 класс, инженерный класс школы 1547, при МИФИ), делаем Fabbit - открытую карманную платформу на ПЛИС.

Внутри: Artix-7 XC7A50T (модуль Colorlight i9+) + ESP32-S3, экран 640x480, HDMI, батарея. ESP из меню грузит в ПЛИС профили-битстримы: логический анализатор (20 каналов, MITM, поток в sigrok), осциллограф на HMCAD1511 (2x500 MS/s) с генератором, лабораторный БП с измерением тока, ретро-консоль, нейроускоритель - и все, что придумает разработчик. Архитектура и BOM готовы, рисуем схему 4-слойной материнки, платы делает Резонит. Цель - рабочий прототип к февралю 2027 (конференция "Инженеры будущего").

Сейчас самое узкое место - компоненты: на обе платы нужно около 20 тыс ₽, а у нас карманные деньги и энтузиазм :) Ищем компанию или человека, кому близка тема и кто готов поддержать проект - деталями по BOM или бюджетом на них.

Что получит партнёр:
- логотип на шелкографии платы и в разделе "при поддержке" на сайте
- упоминание в цикле статей на Хабре, в репозитории и на защите проекта
- открытый проект, на котором видно, что делают школьники с вашей помощью

И если кто-то готов иногда подсказать по 7-series и быстрым интерфейсам (LVDS, АЦП) - будем очень благодарны.

Сайт: fabbit.dev
Репо: github.com/fabbit-dev/fabbit
Пишите сюда или в личку @sshareds

1.9k 1 54 20 66

Тут кстати Efinix анонсировали Titanium Edge Ti125 FPGA: в программе DDR3L и MIPI с ориентиром на Low Power edgeAI решения
Подробнее: https://www.efinixinc.com/promo/ti/products-ti125.html


@DenisHonig, программный директор конференций CodeFest , теперь еще и HardFest с командой 15+ лет делает в Новосибирске самую крутую конфу в Сибири, теперь решили сделать хард-версию на Урале. В программе 20 прикладных докладов и практических мастер-классов про разработку, AI/ML, эксплуатацию, железо и инженерную практику. Вся программа тут: https://2026.hardfest.ru/program.

Конференция будет 17 октября в Екатеринбурге. Денис сам тоже приедет и будет рад пообщаться, приходите. Конфа недорогая, можно оплатить от работодателя.




Огромный респект нашему члену сообщества @stargazer8g2: Посмотрите его пример того как можно реализовать 8-канальный DMA для PCIe: https://fpga-sys.github.io/articles/2026-09-29-pcie-dma-part-1/


В продолжение своей активности компания выкатила еще AI тулзов

https://www.amd.com/en/products/software/ross-agentic-ai.html

тем временем Адам Тейлор начал что-то подозревать


Репост из: FPGA-Systems YADRO
Всем привет!
Спешим к вам с отличными новостями
👍
Мы расширяем географию наших встреч!
Уже 14 ноября ждем вас в Нижнем Новгороде в стенах ННГУ им. Н. И. Лобачевского.
В этот раз объединяем экспертизу: на одной площадке пройдет масштабное событие «Инженерные системы: RISC-V & FPGA», в рамках которого состоятся:
🔹 Встреча сообщества FPGA Systems YADRO
🔹 VIII митап Альянса RISC-V «Подходы в области симуляции и моделирования производительности для RISC-V»
👍 Как устроена программа?
Мероприятия пройдут последовательно:
Первая половина дня — трек RISC-V (моделирование, gem5, симуляция производительности).
Вторая половина дня — трек FPGA (решения, практики и измерения производительности).
Подробная программа еще формируется — по мере наполнения мы будем оперативно публиковать темы и спикеров на сайте.
👍 Форматы участия:
Вы можете подключиться онлайн из любой точки или приехать офлайн в Нижний Новгород.
💡 Обратите внимание при регистрации:
Можно выбрать один трек (FPGA или RISC-V) либо сразу оба.
Количество мест на очной площадке в ННГУ ограничено — если планируете быть офлайн, рекомендуем зарегистрироваться заранее (подтверждение очного участия придет ближе к дате на почту).

Регистрация и подробности на сайте:
👉 Зарегистрироваться на встречу


Инженер по подбору аналогов СВЧ-компонентов

Зарплата: 50 000 – 150 000 ₽ на руки (оплата за проект)

Формат: удалённо, свободный график (подработка) | Опыт: 3–6 лет | Локация: Москва

Ищем СВЧ-инженера для прикладных задач по замене ЭКБ ушедших брендов (Analog Devices / Hittite, MACOM, Mini-Circuits, Qorvo, NXP и др.). Главное — инженерное заключение о применимости в конкретном изделии, а не формальный поиск совпадений.

Что предстоит делать:

Подбор: находить аналоги СВЧ-усилителей, смесителей, генераторов, фильтров, аттенюаторов, диодов и транзисторов (КНР, Европа, РФ).
Анализ: сравнивать диапазон частот, усиление, шум, Pout, линейность, потери, согласование, питание и температурные режимы.
Совместимость: проверять pin-to-pin, корпус, посадочное место и обвязку (отмечать случаи, где нужна переработка платы).
Запросы: уточнять у поставщиков/производителей недостающие данные и инфо об образцах.
Заключение: готовить отчёт с рекомендуемым аналогом, расхождениями, рисками и необходимыми проверками.

Кого ищем:

Опыт в СВЧ-схемотехнике или подборе СВЧ-компонентов от 3 лет.
Умение читать англоязычные даташиты и оценивать работу компонента в реальной схеме.
Практический кейсы замены (особенно если аналог дошёл до испытаний или серии).
Плюсом: знание номенклатуры КНР, опыт СВЧ-измерений и моделирования в ADS, AWR, CST или HFSS.

Что предлагаем:

Полностью удалённую проектную подработку с гибким графиком.
Сдельную оплату за результат (ориентир 50–150 тыс. ₽, конкретная стоимость задачи обсуждается индивидуально).

📩 Откликнуться: hudaygulova@equant.su


Репост из: VFA (Verification For All)
Видео недоступно для предпросмотра
Смотреть в Telegram
⚡️Новый виток.

🔻Открытый курс по функциональной верификации.

🔻Доброго времени суток, дорогие читатели! Длительное время я работал над проектом, который, я искренне верю, будет являться опорой для инженеров, осваивающих функциональную верификацию.

🔻Рад объявить, что совместно с НИУ МИЭТ и компанией YADRO я запускаю открытый курс по функциональной верификации. 7 лекций, приглашенные эксперты, домашние задания, онлайн трансляции и многое другое.

🔻Старт — 21 октября 2026 года.

Зарегистрироваться можно по ссылке. Еще больше подробностей вы можете узнать в прикрепленном видео!

Всего самого наилучшего! Жду вас!

1.3k 0 27 12 23

Меня давно мучают вопросы о Git и FPGA-проектах. Начну с острого
Опрос
  •   Никак не версионирую проекты/коплю архивы папок проектов
  •   Не работаю с FPGA, поддерживаемыми Vivado
  •   только hdl, xci, использую один tcl для сборки, его пишем руками; bd - через экспорт в отдельный tcl
  •   Использую наборы скриптов для пересборки проектов/использую решения а-ля AD/Red Pitaya/Digilent
  •   Использую Hog
  •   Храню в git сам проект, включая bd, послеживаю за xpr руками
  •   Другое (напишу в комментарии)
80 голосов


CERN опубликовал библиотеку colibri: набор стандартных модулей на VHDL

https://ep-news.web.cern.ch/colibri-cern-vhdl-common-library-released-for-everyone-to-use/

Интересно было бы сравнить с OpenLogic


Кирилл продолжает публиковать материалы https://habr.com/ru/companies/yadro/articles/1085248/ и будет рад получить от участников чата комментарии и обратную связь как и в прошлый раз


📚 Собрали для вас подборку полезных материалов для инженеров и разработчиков электроники.

Если вы занимаетесь схемотехникой, печатными платами, силовой электроникой, микроконтроллерами, FPGA и Embedded-разработкой — здесь можно найти идеи и решения, которые пригодятся в реальных проектах.

Внутри вас ждут:
🔹 практические материалы по разработке и отладке электроники;
🔹 разборы инженерных задач и типичных ошибок;
🔹 полезные рекомендации по схемотехнике и PCB;
🔹 материалы по микроконтроллерам, FPGA и Embedded;
🔹 практические советы, которые помогают глубже понимать физику работы устройства.

Сохраняйте подборку, делитесь с коллегами и пополняйте свою инженерную базу полезными материалами.

👉 Забрать подборку: 'https://t.me/addlist/1U7gPV1Fhn5iYzhi' rel='nofollow'>ссылка


#вакансия #FPGA #RTL #Verilog #SystemVerilog #Xilinx #PCIe #hardware #lead #remote

🔸 Lead FPGA Engineer — AI Inference
🔸 Компания: Bespoken AI
🔸 Локация: remote
🔸 Занятость: part-time / full-time

Bespoken AI — новый AI Hardware стартап от создателей Яндекс Алисы, SberDevices, фаундеров Acclaim (ex Aiphoria).

Команда с нуля разрабатывает собственный FPGA-ускоритель для запуска LLM и speech-моделей. Уже есть первый PoC, проверены основные технические риски и сформированы первоначальные спецификации. Следующая цель — примерно за 6–8 месяцев создать MVP. Первый клиент уже есть.

Ищем сильного hands-on Lead FPGA Engineer, который возьмёт на себя техническое ownership всей FPGA/hardware части проекта.

Это не классический people management: нужно самому глубоко разбираться в FPGA, видеть, как из отдельных компонентов собирается целая система, валидировать работу других инженеров и при необходимости самостоятельно писать/править RTL.

🔸 Задачи:
— Ownership FPGA top-level integration и builds
— Интеграция RTL и IP-блоков в единую систему
— Разработка, доработка и review RTL на Verilog/SystemVerilog
— Floorplanning и timing closure
— Constraints и build flow
— PCIe + DMA integration
— QDMA / XDMA или аналогичные DMA/IP решения
— Hardware bring-up и debugging
— Проверка host ↔ FPGA data transfers
— Валидация компонентов, разработанных другими инженерами
— Определение module interfaces и integration requirements
— Координация и технический контроль FPGA-контракторов
— Выстраивание воспроизводимого FPGA development/build process

🔸 Критичные требования:
— Сильный hands-on FPGA background
— Verilog / SystemVerilog
— Опыт top-level integration крупных FPGA designs
— Floorplanning / timing closure
— PCIe / DMA
— QDMA / XDMA или аналогичные решения Intel/Altera / сторонних вендоров
— Hardware bring-up / debugging
— Способность самостоятельно довести design от RTL/IP-блоков до работающей системы на железе
— Готовность при необходимости самостоятельно писать/править RTL

🔸 Особенно интересно:
— AMD/Xilinx UltraScale / UltraScale+ / Versal
— Alveo
— multi-SLR designs
— Intel/Altera
— HBM / bandwidth-intensive designs
— AXI4 / AXI4-Stream
— CDC / backpressure
— DSP / BRAM / URAM optimization
— pipeline balancing / register retiming

Опыт с multi-SLR желателен, но не обязателен.
Опыт именно с Xilinx/AMD также не является жёстким фильтром — сильных специалистов с Intel/Altera готовы рассматривать.

AI/ML background не требуется. Для этой роли гораздо важнее глубокий практический опыт FPGA и способность взять техническое ownership всей hardware части.

🔸 Условия:
— Remote без ограничений по локации
— part-time или full-time (при условии hands-on с RTL)
— Очень ранняя стадия и возможность фактически возглавить FPGA/hardware направление продукта

🔸 Контакт:
Telegram: @greatsuvorova (Екатерина)


Всем привет, меня зовут Евгений Малышев, наша команда занимается разработкой имплантов для мозга - устройств с сотнями электродов, являющихся основной нейроинтерфейсов, зрительных протезов и т.д., у нас большой опыт в области микрофабрикации (сам 80% времени провожу проектируя фотошаблоны и работая в чистых помещениях) и бэкграунд в области микроэлектроники (например, мой диплом бакалавра посвящен HEMT и СВЧ-электронике).

В настоящее время для передачи сигналов на электроды мы используем схему на дискретных компонентах (куча мультиплексоров и "делителей" напряжения, управляемых сдвиговыми резисторами), но очень хочется сделать целиком имплантируемую систему, причем функционал таких асиков как Intan RHS 21... нам более чем избыточен.

В связи с этим мы ищем героя, которому было бы интересно присоединиться к нашему проекту (как минимум на время) и разработать кристалл для последующего заказа в wafer space и т.д. Проект инициативный, у нас нет больших грантов, но тысяч 400-600 в ближайшее время найти сможем.

Краткое техническое описание: чип получает последовательность адресов куда направить стимулирующий импульс (импульсы идут раз в 50-100 мс), а также множители амплитуды (некоторые электроды близко к чувствительным клеткам и на соответствующих выходах напряжение стимула кратно уменьшаем), на основе полученных цифровых сигналов (например, подать стимул на выходы 15, 36, 99) кристалл в начале такта стимуляции коммутирует ключами аналоговый вход или встроенную в кристалл АЦП с транзисторными сборками выбранных аналоговых выходов (сборка, например, 4 бита, что позволяет выбирать коэффициент усиления от 1/8 амплитуды аналогового входа до 15/8 = 1 + 1/2 + 1/4 + 1/8). Важно что сигнал биполярный, амплитуда от пары милливольт до ~4 вольт.


Кстати Lattice обьявили о новом семействе Mach-N2, новое семейство secure-control FPGA на платформе Nexus 2.
Подробнее https://www.latticesemi.com/en/About/Newsroom/PressReleases/2026/Lattice-Expands-Secure-Control-FPGA-Leadership-with-New-Lattice-Mach-N2-Family

Кроме того анонсирован Lattice Prompt, который по факту MCP, обещают тесную интеграцию с каждым шагом разработки и анализа отчетов:
https://www.latticesemi.com/en/Products/DesignSoftwareAndIP/FPGAandLDS/Lattice-Prompt
Юзергайд на почитать https://www.latticesemi.com/api/document/download?id=55351


Больше FMC богам FMC: Alinx показали новую отладочную плату BZ11 с четырьмя FMC, в качестве мозгов по умолчанию SoM модуль с MPSoC XCZU11EG

К этому делу кстати Sundance опубликовали практический гайд посвященный видам FMC, полистать на вечер: https://www.sundancedsp.com/mixing-and-matching-fmc-and-fmc-boards-a-practical-guide/

4k 1 25 8 11
Показано 20 последних публикаций.